フリーのコードカバレッジツール

Covered

フリー（GPL）のコードカバレッジツールです。
verilogのみ対応。

cygwinにインストールしてみたのでそのメモ。

必要なもの

gcc (Version 2.96 or higher) flex (Version 2.5.4 or higher) bison (Version 1.28 or higher) GNU make (Version 3.27.1 or higher) GNU gperf (Version 2.7.2 or higher) tcl and tk (Versions 8.4 or higher)　<-この場合は必要ないかも

"covered-0.5.tar.gz"をダウンロードしてきて、以下を実行。

$ gzip -dc covered-0.5.tar.gz | tar xvf -
・・・
$ cd covered-0.5
$ ./configure
・・・
$ make
・・・
$ make install
・・・

以上

サンプルを作って テスト。
適当な場所に展開して、展開後のディレクトリをカレントとしてください。
（VCDファイルはModelSimXEで作成）

$ covered score -t top -v top.v -v decimal_counter.v -vcd top.vcd

Covered covered-0.5 -- Verilog Code Coverage Utility
Written by Trevor Williams (trevorw@charter.net)
Freely distributable under the GPL license

Reading design...
Parsing file 'top.v'
Parsing file 'top.v'
Parsing file 'decimal_counter.v'

Checking for race conditions...

Scoring VCD dumpfile top.vcd...

*** Scoring completed successfully! ***

Dynamic memory allocated: 53710 bytes


$ covered report -d v -m ltcfram -o coverage.rpt cov.cdd

Covered covered-0.5 -- Verilog Code Coverage Utility
Written by Trevor Williams (trevorw@charter.net)
Freely distributable under the GPL license

以上

カレントディレクトリにできた"coverage.rpt"がレポートファイル。
一応、無事に動作している模様。

ただ、"COMBINATIONAL LOGIC COVERAGE RESULTS"で指摘されている部分がなぜ指摘されているか不明。

マニュアルはここ です。

VPIを使ってシミュレーションを実行しながらカバレッジ情報を見たり、GUIでインタラクティブに結果を閲覧したりといったこともできるようですが、上記のインストールでは多分できません。

詳しくはマニュアルをご覧ください。