FPGA PARK

えふ・ぴー・じー・えー・ぱーく

FPGAを使ったかなり積極的な実験や自作のIPを公開されています。
ざっと見ただけですが、詳細なレポートがあるのでいろいろと勉強になりそうです。

履歴を見ると以前から公開されていたようですが、ぜんぜん知りませんでした。

IPの中には"MR16"という自作の16bit RISC CPUもあります。

残念ながらCコンパイラは現在のところ無いようで、アセンブラでの開発になりますが
iverilogでもシミュレーションができるようなので、CPUの動作を見てみたいなどという場合にはLattice Mico32などよりはこちらのほうが良いかもしれません。
（iverilogでLattice Mico32のシミュレーションをやってみようとしたのですが、どうもそのままではうまくいかないようでした。どこかいじる必要があります。）

また、このMR16はインタフェース誌の記事にも載っていたようなので、日本語の情報源も他のフリーのソフトコアCPUよりは多いかもしれません。

IP-XACT

ちょっととりとめもなく書きますが
最近、IP-XACTというものが気になってます。

ActelのツールにCoreConsoleというGUIでSoCを構成するツールがあってそれを使っているときにはじめて知ったのですが、IPの仕様をXMLで記述したようなものだと思います。

私もまだ詳細を理解していないので↓こちらなどをご参考に。
IP-XACTを使った効果的な設計フロー統合

CoreConsoleを使って思ったのですが、部品をポン、ポン、ポンと置くだけで細かいところはツールが自動的にやってくれて、SoCを構成できるので非常に便利です。

現在のCoreConsoleはユーザーが作成したIPを追加することはできませんが、将来的には適切なIP-XACTの記述があれば、ユーザーが作成したIPも同様に簡単に接続できるようになるとのこと。

これからのSoC設計はこういった流れになっていくのかなと感じました。

各ベンダーが同様のツールを出していますが、SoCの構成を自動化するためには、IPに加えてそのインタフェースがどのようなものであるかなどの情報を付加する必要があり、そのためにユーザが手作業で情報を追加したり、またはベンダーごとに独自の仕様であったりといったのが現状だと思います。

この追加が必要な情報がIP-XACTのように標準化されれば、IPの再利用化も進み、IPプロバイダの裾野が広がると思うんですけどね。